347

:57-

423251471 4 5=C 14+1


(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF.

(11) 3-288471 (A) (43) 18.12.1991 (19) JP

(21) Appi No. 2-91068 (22) 44.1990 (71) FUJITSU LTD (72) TAKAO MIURA (51) Int. CP. H01127 12.H01121 3205.H01121 336.H01121 74.H01121 76.H01129 44.H01129 784

PURPOSE: To stabilize element properties such as threshold, source drain breakdown strength, etc., by providing a conductor layer inside a insulating separation band or on a semiconductor substrate, and connecting a lead electrode to an element region through a conductor layer and a conductive hole.

CONSTITUTION: A MOS element 3 is composed of an n-type channel region 36. a p-type source region 37. a p-type drain region 38. a gate insulating film 34, and a gate conductor 35. A conductor layer è is separated by an insulating film 20, and also a lead electrode 5 is connected to a p-type channel region 31 through a conductor layer 8 and a through hole H. and also a lead electrode 10 is connected to an n-type channel region 36 through a conductor layer 8 and a conductive hole H. According to this construction, element properties can be stabilized by discharging the charge of a positive hole or the like to outside from the channel region. What is more, the more the lead electrodes led out of the conductor layers & are, the more excellent the electric conductivity is, and it serves the speed-up of the device.



## 毎日本国特許庁(JP)

**印特許出意公開** 

# 母公開特許公報(A) 平3-288471

Øint. Cl. *	識別記号	庁内整理番号	<b>⊕∆3</b>	平成3年(1991)12月18日
H 01 L 27/12 21/3205 21/336		7514—4M		
21/74	_	7638-5F		
21/76 29/44 29/784	D B	7638-5F 7738-4M	·	•
		9056-4M H ( 6810-4M	01 L 29/78 21/88	311 Z K
		等主義:	求 未請求 都	宋項の数 3 (全7頁)

❷発明の名称 半等体装置およびその製造方法

母特 單 平2−91068

❷出 順 平2(1990)4月4日

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

弁理士 井桁 貞一

#### 1. 発明の名称

.....

半年体装置およびその製造方法

# 2 特許請求の範囲

(1) 個々の半導体素子が製面および底面を絶縁分 思考によって分離され、故半導体素子の底面にお いて黒子領域の一部が非電孔を通して前記絶縁分 銀等の内部に設けられた導電体層、または、本高 作品板上に設けられた事電体層に接続されてなる ことを特徴とする半導体装置。

② 第1半導体基板に領を形成し、拡集の内部を 合む企器に第1節辞数を示成し、旅第1節辞数を パターンニングして少なくとも1つ以上の孔そあ ける工程と、

次いで、前記第1他接款上に導電水道を被着して、 **第記簿および孔の内部を理控させた後、表面上に** 被着した旅事性休息上を研磨して平坦にする工程

的記載電体度の上に第2絶縁襲を介して第2半幕

体基板を乗り合わせ、前記第1半基件基板の反射 悪を研削して、側面および底面が剪記絶縁膜で掘 まれた辛草体衆子領域を形成する工程が含まれて なることを特徴とする半導体装置の製造方法。

(3) 請求項(1)記載の半幕体装置の製造方法におい て、前記草電体器の上に第2絶縁酸を介せずに第 2 半年体基板を直接張り合わせる工程が含まれて なることを特徴とする半幕体装置の製造方法。

# 3. 発明の評額な説明

SOI基板に形成した半導体装置およびその製

しまい値やソース・ドレイン耐圧などの煮子袋 性を安定化させることを目的とし、

その報達は、個々の半導体素子が観音および底 爾を絶跡分離寺によって分離され、故卒幕体常子 の底面において電子領域の一部が導電孔を達して 前記絶縁分離等の内部に設けられた事電休服、ま たは、半悪体基板上に設けられた基電体層に接触

されていることを特徴とし、

その製造方法は、第1年基件基板に供を形成し、 拡減の内部を含む全面に第1能議験を形成し、整 第1能議験をベターンニングして少なくとも1つ 以上の孔をおける工程と、次いで、自記第1能議 数上に暴電体層を被考して、自記第2に終考した該事電体層 上を研修して平坦にする工程と、

前記載電体層の上に第2 絶縁鞭を介して第2 半導体基板を集り合わせ、前記第1 半導体基板の反対 団を研削して、側部および座側が前記第1 絶縁観 で間まれた半導体電子領域を形成する工程とが含まれていることを特徴とする。

また、その製造方法において、第2年基体基板 を呈り合わせる際、第2地路数を介在しない工程 が含まれていることを特徴とする。

#### 〔皇集上の利用分寄〕

1000

本免別はS01基板に形成した半導体整置およびその製造方法に関する。

れているために、ソース・ドレイン領域における P n 接合の空之器の拡がりが抑制されて、それだ け寄生容量が減少して高速動作する高性能なデバ イスが得られる機能である。

なお、その他、SOI基板を基礎にした半導体 装置は放射線耐性の向上やラッチアップフリーの 利息も得られる。

### 【発明が解決しようとする雑題】

しかし、他方、MOS素子は完全に絶縁分離されているために、電気的に浮いたフローティング 状態になっており、デバイス動作中に走行する電子の一部が結晶結子に衝突して生じる正孔が、達 げ場がなくてチャネル領域に審視されることになる。そうすると、チャネル領域の電位が変化して、 電子のしきい値(Vth)を変動させたり、また、 ソース・ドレイン耐圧を低下させる。このような しまい値の変動やソース・ドレイン耐圧の低下などま子特性の変化は半尋体デバイスの体質性を低 下させる重大な問題である。 量素、SOI (Silicos Da Inselator) 装造の 単導体整置が注目されており、それは高速動作に 有利な早高体デバイスが作成できるからであるが、 本受明はそのようなSOI基板を基礎にした早高 生態型のご参に関している。

#### (産業の技術)

さて、男8回はSO1番板を基準にした健康の年本体製製の新面面を示しており、回中の配号1 は半事体基板。2は絶縁分類等、3はMOS案子 (nチャネル)で、MOS案子3はア型チャネル 領域31、n型ソース領域32、n型ドレイン領域33、 ゲート絶越膜34、ゲート専電体35から構成され、 4はゲート電極、5はソース電極、6はドレイン 電極、7はカメー絶縁酸である。

図のように、値々のMOS景子3はトレンチ (trench: 線)形成性などを併用して何面および 底面を完全に分配した絶話分離寺に囲まれており、 且つ、ソース領域およびドレイン領域と同程度の... 算みの扱いシリコン領域上にMOS電子が形成さ

本発明はそのような問題点を解析させて、しまい値やソース・ドレイン制圧などの素子特性を安定化させることを目的とした半単体装置とその製造方法を提案するものである。

#### (無難を解決するための手段)

その課題は、個々の半導体素子が側面および底面を絶縁分離等によって分離され、抜手再体素子の底面において素子領域の一部が再電孔を達して 割記絶縁分離等の内部に投けられた暴電体層、または、半導体器板上に設けられた暴電体層に接続されている半導体器質によって解決される。

旦つ、その製造方法は、第1年事件基板に排を 形成し、技術の内部を含む全面に第1地線験を形成し、技術1地線験をパターンニングして少なく とも1つ以上の孔をあける工程と、次いで、前記 第1地線験上に再電体器を被考して、前記兼および孔の内部を埋役させた後、表面上に被着した終 再電体器上を研修して平坦にする工程と、前記録 電体器の上に第2地線版を介して第2半導体基板 を扱り合わせ、自記集1 半導体等板の反対機を研 削して、保護および延振が救記絶縁後で囲まれた 半導体素子領域を参求する工程が含まれているこ とを特象とし、

また、その製造方法において、前記事を外籍の 上に第2節結膜を介在せずに第2年基件基板を直接張り合わせる工程が含まれていることを特徴と する。

#### [作用]

---

から、本発明は絶縁分離等の内部、または、半 単件基板上に再電体層を設けて、この事電体層に 電子領域の一部、例えば、MOS電子におけるチ + 本ル領域に導電孔を通して接続させた構造にする。

そうすれば、デバイス動作中に正孔などのチャージが蓄積されず、暴電体度を通じて途散させることができるために、しらい値やソース・ドレイン耐圧などの素子特性を安定化することができる。

一記号が付けてあるが、他の記号3°はMOS景子(Pチャネル)で、MOS景子3°はロ型チャネル領域36、P型ソース領域37、P型ドレイン領域38、ゲート総議第34、ゲート等電体35から構成され、また、20は絶縁数。9、10は毎出電極である。即ち、本側はCMOS景子であり、そのために導電体導きを絶縁数20で分離して形成している構造で、再出電極9は基電体響き、導電孔1 七道してP型チャネル領域31に接続しており、また、編出電極10は基電体響きを通じて12型チャネル領域35に接続しており、また、領域36に接続している。

第1回の積油と開業に、正孔などのチャージを チャネル領域から外部に造散して、電子特性を安 定化させることができる。

なお、基電体署 8 から悪出する悪出電極は多い ほど電気伝導性が良くでデバイスの高速化に役立 つが、それは設計的に考定すべき問題で、また、 その悪出電極に応じて悪電体層 8 そ分離すれば及 い。且つ、最近、多電源形の半導体デバイスが増 加しており、その場合にも複数バイアスを印加す

#### (宝飾側)

以下、国際を参照して実施例によつて評価に設 明する。

第1間は本発明にかかる卓易代変配(1)の版 間間を示しており、記号は集8間と関格に、1は 年基件基板、2 は絶縁分間等。3 はMOS電子 (ェテャネル)、4 はゲート電板、5 はソース電 板、6 はドレイン電板、7 はカバー絶縁間、31は p型テャネル領域、32は n型ソース領域、33は n 型ドレイン領域、34はゲート絶縁間、35はゲート 基定体であるが、絶縁分間等2の中に暴電体層8 が理役されている。この基電体層8 は、例えば多 結晶シリコン酸から構成されて、p型チャネル領域 域31に厚電孔目を適して接続し、且つ、裏出電板 9 によって外部に露出されている。

従って、デバイス動作中に正孔をチャネル領域 32から外部に適かすことができて、京子特性を安 定化することができる。

第2個は本発明にかかる卓基体整置(2)の新 新図を示しており、記号は第1図と同一部位に同

るために基電体層をそ分配して、それに応じた基 出電器を作成する構造を探ることが好ましい。

第3回は本発明にかかる半年体験室(目)の新聞団を示しており、記号は第1回と関一部位に関一記号を付けているが、その他の2、は絶縁分類等で、上記第1回に示した構造は絶縁分類等2の中に再電体第8を理役させているが、本構造の絶縁分類等2、は非電体形をが絶縁分類等外にあって半年体基板に接続しており、従って、異菌に基出を表ける必要がなく、半年体基板1より直接外部に再出できる構造になる。

上記録達と関係に、正孔もッ型チャネル領域31 から外部に達がすことができて、電子特性を安定 化させることができる。

第4面は本発明にかかる半導体装置(N)の新 製団を示しており、記号は第2面と同一部位に関 一記号を付けている。本例も第2面と同様にCM OS電子であるが、基電体器をが絶縁分配等2・ 外にあって平導体基板に接続している構造で、従 って、表面に集出電極を設ける必要がなく、半導 体基板1より直接外部に基出できて、上記第2面 に示す構造より回路に発成することができる。

次の振り間は本発明にかかる平準体装置(V)の新聞団を示しており、上記録4間に示すてMOS素子構造において、カテャネルMOS素子生ではp型チャネル領域31に生成される正孔が達がなくてチャネル領域に蓄積されるが、pチャネルMOS素子3\*の場合にはA型チャネル領域に在はま型チャネルが大きくて非品に絶縁繋から注入では単されたがです。ことなく、写電体類8の代わりに絶縁繋20\*によって完全に分離したものである。他の記号は第4回とチャネル領域31から外部に達がすことができて、素子特性が安定化されることは何論である。次、集6回回~回は本発明にかかる形成方法

次に、第6回例~値は本発明にかかる形成方法 の工程項新聞器を示しており、本例は第2回に示 す年単体整置の形成例である。

第6個的参照:まず、第1年等外基板11の表面

にファトアロセスを用いてマスク(配示せず)を 患成し、選択的にエッテングして満40を形成する。 歳の幅は 0.5~1 m 配版で、エッテングは塩素 系ガスを用いたドライエッテング、または、アル カリ律板を用いたウェットエッテングをおこなう。

第6回始参覧:次いで、第40の内部を含む金額を始級化してSIO。 額21 (銀厚1000人:第1 始級額) を生成し、このSIO。 額21をフォトプロセスを用いてパターンニングする。このパターンニンは常子領域に非電体局を接続するための孔Hを形成するのが目的である。

第6部12分類:次いて、化学気相成長(CV、D)性によってSiO。 数21上に多結長シリコン数8(数算3000人以上:写電体層)を被考して、数40および孔目の内部を理控させた後、その表面を研修して平均にする。

第6部40参照:次いで、多結長シリコン裏8を 分離するためのパターンニングをおこなった後、 810。 駅20(簡単2000人程度:絶縁酸)を被考し、\*\*\* それを研修験をして多結長シリコン酸8 (単電体

周)の韓国のみに残存させる。なお、このパター ンニンダ工程は1個所のみに最出電極を形成する 年馬体デバイスの場合には不要であるが、多電道 形のデバイスのような複数パイアスを印加するた めには多結晶シリコン製8を分離するためのパタ ーンニングが必要で、また、設計上から許される ならば、選出電極の多い方が高速動作に有利なた めに、本工程を達用するのが望ましい。

第6間付参照:次いで、SIO。 第22 (第2 地能 期) を始離化して生成した第2 半導体基板12を、 SIO。 第22と多結晶シリコン膜 8、SIO。 第20と が接着するように張り合わせる。

第6面幻参照:次いで、第1年馬休恭板11を基 関から研制して電子領域(原み約1000人前後)を 形成する。この研制にはSIO。銀21支出が終点に なる選択研修法を用いる。なお、本関からは関係 6面似を逆にした新面的を示している。

第6回動参覧:次いで、常子領域11にMOS素子3。3°を作成して完成するが、その策、ゲート電価4、ソース電価5、ドレイン電価6などと

同時に基出電極9、10を形成する。

次に、第7間似~付は本発明にかかる他の形成 方法の工程環新製図を示しており、上記第6間に 説明した形成方法は第2回に示す半退件装置、即 ち、地域分離等の内部に非電体服 8を設けた実施 例の形成方法であったが、本例は第4間に示す半 退件装置、即ち、半退件基板上に基電体層を設け て半退件基板に接続している構造の形成方法の例 である。

本形成方法では第6部に設明した形成方法のうち、第6回向~値に製明した工程は本方法も同じであり、そって、第6回向~値に対応した第7回向~値の工程を以下に登明する。

第7回公参照: 町記した第6回位の工程を終えた第1年等体基板11に対して、その表質に露出した生のままの第2年等体基板12そその面と多結晶シリコン数8,510。数20とが接着するように曇り合わせる。

第7回20分元:次いで、第1年年件基板11を基 関から研削して書子版址11(原み約1000人程度)

: House

を悪成する。この研制にはSIO。 観21表出が純点 になる選択研修生を用いる。また、本部より前集 7 部似を逆にした新聞器を示している。

第7回(1)参照:次いで、半基体素子領域11にM OS票子3.3 「モ作成して完成するが、その際、 本形成方法では第6回動に示す基出電振9.10を 形成する必要はない。

上記が形成方法の概要であり、これらは第2回 および第4回に示す精査を例として表明している が、その他の第1回、第3回、第5回の形成方法 もほぼ両様の類似した方法になる。

なお、上記支給例はいずれもSOI基板を基礎 にしたMOSデバイスの例であるが、本発明はパ イポーラデバイスにも適用できることはいうまで もない。

### 〔発明の効果〕

以上の裁判から明らかなように、本発明によればSOI基板を基礎にした半導体装置のしまい値やソース・ドレイン耐圧などの君子特性を安定化

させて、特性変数のない半導体デバイスが得られ、 その信頼性を大きく向上させる効果があるもので ある。

# 4. 図書の簡単な製明

第1節は本発明にかかる半導体装置(1)の新聞 m

第2回は本発明にかかる半幕体装置(E)の新譜 略

第3回は本発明にかかる半尋体装置(目)の新題 数

第4回は本発男にかかる辛基体整置(N)の新華 図、

第5回は本発明にかかる半導件装置(V)の断面 四

第6期以一般は本発明にかかる形成方法の工程域 新聞館

第7回似〜には本発明にかかる他の形成方法の工 程順新国題、

2 MOSEF

第8節は従来の半幕体装置の新面配である。

固において、

1 は半導体基板、 2.2 \* は絶縁分離等、 3.3 \* はMOS電子、4 はゲート電板、

5はソース電話、 6はドレイン電話、

7.はカバー絶縁驚、

8は耳電休房(多結晶シリコン臓)、

9.10以基出電腦、

11は第1半率休基板(常子領域)、

12は第2年基体基板、

20. 20 ないの。 膜(絶無量)、

2] は5) 〇。 壁(第 1 絶縁度)、


22はSiO. 装(第2地級数)、

40世景、


Hは寒電孔、または孔


を示している。


代理人 弁理士 井 崎 # \_




10000







本花明 (1993年基本集團(V) A對面包 第二5 日



-Heidit

